modname=ckeditor
Išsamus įvadas į PYNQ, prašome prisijungti prie PYNQ oficialioje svetainėje norėdami sužinoti daugiau: http://www.pynq.io/ Git duomenų saugykla: https://github.com/Xilinx/PYNQ Sužinoti apie PYNQ įžanga: https://zhuanlan.zhihu.com/p/92935984
Xilinx ZYNQ7000 system-on-chip FPGA palaiko FPGA+RANKOS įterptųjų kūrimas, dizainas chip periferinių logika, ir greitai chip patikros platforma!FPGA vystymosi + RANKOS embedded development + chip patikros + embedded LINUX!ZYNQ palaiko Python plėtros ir susijusių medžiagų ir vadovėliai yra nuolat gerinti.Plėtra, grindžiama python palaiko vaizdo apdorojimo tokių kaip opencv ir net veido atpažinimas.
Išsamus rankenos pamoka！Viena pamoka gali būti naudojamas atskirai，Lengva prieiga！！
Informacija teikiama tinklo diską.Gavęs prekes, prašome kreiptis į klientų aptarnavimo tarnybą, kad gautų informaciją, nuorodą!
Artix 7 architektūros FPGA!ARM Cortex A9 dual-core procesoriaus branduolį!Naudoti A9 procesorius kaip IP core!Veiklos toli viršija Microblaze ir NIOS soft core!
Mes teikiame reikalingų medžiagų paruošimas + VIVADO programinės įrangos diegimo paketą.Informacija apima FPGA plėtros, RANKOS naudoti, RANKOS+FPGA bendras kūrimas, HLS sintezę, ir paprasta chip periferinės plėtros patikra.Domina vartotojai gali sužinoti, kaip sukurti integruotą lustą periferinių per paprastas chip patikros periferinės plėtros sąlyga.
Išplanavimas ir matmenų brėžiniai：
Pristatymas sąrašas: 1. Plėtros taryba X1 2 langelyje. TIPAS-C duomenų kabelis X1 3. Speciali saugojimo dėžutė X1 4. 20P dviejų eilių adata X1 root 5. Specialios baltos spalvos nailono skiltyje X4 pora Speciali pastaba: Dėl to, kad paraiškos padėtis plėtros valdybos, kai kurie vartotojai turi būti privirintos prie pusėje, ir kai reikia, turi būti privirintos prie nugaros pusėje, kad siunta nebus suvirinti, ir vartotojas gali suvirinimo antraštės savarankiškai pagal faktinius poreikius.